

Cognome e Nome	
Matricola	
Data	16 Giugno 2014

Prova Scritta di Complementi di Elettronica II


16 Giugno 2014

Si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
V_{TO}	0.45 [V]	-0.45 [V]
β'	180 [$\mu\text{A}/\text{V}^2$]	120 [$\mu\text{A}/\text{V}^2$]
C_{ox}	13 [$\text{fF}/\mu\text{m}^2$]	13 [$\text{fF}/\mu\text{m}^2$]
C_{GS0}	0.6 [$\text{fF}/\mu\text{m}$]	0.6 [$\text{fF}/\mu\text{m}$]
L_{MIN}	0.09 [μm]	0.09 [μm]

Se non diversamente specificato si assuma per tutti i transistori $L=L_{MIN}$. Si riportino negli spazi bianchi all'interno del testo l'espressione analitica e, quando richiesto, il valore numerico dei risultati.

In figura si mostra un circuito in cui tutti i gate sono realizzati in tecnologia Fully CMOS e sono dimensionati in modo da avere tempi di salita e discesa uguali.



- 1) (10 Punti). In base ai parametri tecnologici riportati in tabella si calcolino il ritardo caratteristico della tecnologia t_{p0} per $V_{DD}=1.0\text{V}$ e la capacità di ingresso C_{in} , sapendo che i transistori nel *pull-down* del NAND in ingresso hanno dimensionamento pari a 3.

Si supponga quindi noto il *parasitic effort* dell'invertitore $p_{inv}=0.9$ e si calcoli il *logical* e *parasitic effort* dei gate usati nel circuito.

2) (8 Punti). Supponendo che la capacità di carico sia $C_L=35\text{fF}$, si determini il numero ottimo degli stadi e l'eventuale opportunità di inserire invertitori. Si determini quindi il dimensionamento ottimo di tutti i *gate* (espresso in termini della loro capacità di ingresso), ed il corrispondente ritardo del circuito.

3) (10 Punti). In questo punto si intende analizzare l'energia per ciclo di *clock* consumata nel circuito considerando la energia dinamica, E_{dyn} , e l'energia dovuta alle I_{off} dei transistori, E_{lkg} . Per semplificare l'analisi si può procedere come segue:

- Per la E_{dyn} si supponga che l'energia in ogni nodo interno al circuito sia stimabile usando la sola capacità di ingresso del *gate* a valle e che l'attività di commutazione sia $\alpha=0.15$ in ogni nodo;
- Per la E_{lkg} si consideri il solo contributo degli invertitori (che è comunque dominante rispetto agli altri *gate*), e si supponga che i transistori nello stato *OFF* abbiano corrente $I_{off}=S I_{off1}$, dove S è il dimensionamento e $I_{off1}=3\text{ nA}$ è la corrente *OFF* di un transistor a dimensionamento minimo. La corrente statica dei due invertitori si può stimare come media delle I_{off} del caso in cui l'uscita circuito è alta oppure bassa.

Si calcoli infine $E_{lkg}=100 \cdot t_{p0} \cdot P_{st}$, dove P_{st} è appunto la potenza statica dell'invertitore.

Si determinino E_{dyn} e E_{lkg} per $V_{DD}=1.0\text{V}$ e si dica come ci si attende che vari il rapporto E_{lkg}/E_{dyn} al ridursi della tensione di alimentazione V_{DD} .